192 MB dengan kecepatan 2 TB / dtk

Cashback mantap Pengeluaran SGP 2020 – 2021. Prize mantap yang lain-lain hadir dilihat secara terencana lewat poster yg kita umumkan dalam web ini, lalu juga dapat dichat pada petugas LiveChat pendukung kita yg tersedia 24 jam Online guna melayani semua maksud antara visitor. Mari secepatnya daftar, serta menangkan promo Buntut dan Kasino On-line terhebat yg terdapat di lokasi kami.

Tim AMD mengejutkan kami di sini. Apa yang tampak seperti keynote Computex yang sangat par-for-the-course berubah menjadi demonstrasi luar biasa tentang apa yang sedang diuji AMD di lab dengan teknologi Fabric 3D baru TSMC. Kami telah membahas Fabric 3D sebelumnya, tetapi AMD memanfaatkannya dengan baik dengan menumpuk prosesornya dengan cache tambahan, memungkinkan bandwidth super cepat, dan kinerja game yang lebih baik. Bagaimanapun, itulah klaimnya, dan AMD memamerkan prosesor demo barunya di atas panggung di Computex. Berikut ini rincian yang lebih dalam tentang apa itu sebenarnya.

Chiplets 3D: Langkah Berikutnya

AMD mengumumkan sedang melihat teknologi penumpukan 3D dengan ‘X3D’ pada Maret 2020 di Hari Analis Keuangan, dengan diagram yang sangat aneh yang menunjukkan prosesor chiplet dengan apa yang tampak seperti tumpukan HBM atau semacam memori di luar. Pada saat itu AMD mengatakan itu adalah campuran dari teknologi pengemasan 2.5D dan 3D yang memungkinkan kepadatan bandwidth 10x atau lebih tinggi. ‘X’ dalam ‘X3D’ dimaksudkan untuk mewakili Hybrid, dan teknologinya ditetapkan untuk ‘masa depan’. Sejak saat itu TSMC telah mengumumkan jajaran teknologi Fabric 3D, nama yang luas untuk kombinasi penawaran integrasi 2.5D dan 3D.

Hari ini AMD mempresentasikan tahap pertama dari perjalanan chiplet 3D-nya. Aplikasi pertama adalah cache bertumpuk di atas chiplet prosesor standar. Di atas panggung, Lisa Su memamerkan salah satu prosesor dual-chiplet AMD Ryzen 5000 dengan inti Zen 3. Pada salah satu chiplet komputasi, SRAM 64 MB yang dibangun di atas 7nm TSMC telah terintegrasi di atasnya, secara efektif melipatgandakan jumlah cache yang dapat diakses oleh inti.

Itu berarti chiplet Ryzen 5000 asli, dengan delapan inti yang memiliki akses ke cache L3 32 MB, sekarang menjadi kompleks delapan inti dengan akses ke cache L3 96 MB. Kedua die terikat dengan Through Silicon Vias (TSVs), melewatkan daya dan data di antara keduanya. AMD mengklaim bahwa total bandwidth cache L3 meningkat hingga melebihi 2 TB / detik, yang secara teknis akan lebih cepat daripada cache L1 saat die (tetapi dengan latensi yang lebih tinggi).

Sebagai bagian dari diagram chip, TSV akan menjadi ikatan tembaga-ke-tembaga langsung. Cache die tidak berukuran sama dengan core complex, dan sebagai akibatnya diperlukan silikon struktural tambahan untuk memastikan bahwa ada tekanan yang sama di kedua die komputasi bawah dan die cache atas. Kedua cetakan ditipiskan, dengan tujuan untuk mengaktifkan chiplet baru dalam substrat yang sama dan teknologi heatspreader yang saat ini digunakan dalam prosesor Ryzen 5000.

Prototipe prosesor yang ditampilkan di atas panggung memiliki salah satu chipletnya yang menggunakan teknologi caching baru ini. Chiplet lainnya dibiarkan sebagai standar untuk menunjukkan perbedaannya, dan satu chiplet yang cache die ‘terbuka’ membuatnya jelas dan sebanding dengan chiplet non-terintegrasi biasa. CEO Dr. Lisa Su mengatakan bahwa 64 MB SRAM dalam casing ini adalah desain 6mm x 6mm (36 mm2), yang menempatkannya di bawah setengah dari area cetakan chiplet Zen 3 penuh.

Dalam produk lengkapnya, Lisa menjelaskan bahwa semua chiplet akan mengaktifkan cache yang ditumpuk, untuk cache 96 MB per chiplet, atau total 192 MB untuk prosesor seperti ini yang memiliki 12 atau 16 core.

Sebagai bagian dari teknologi, dijelaskan bahwa kemasan ini memungkinkan kepadatan interkoneksi> 200x dibandingkan dengan kemasan 2D biasa (yang sudah kami ketahui dari penumpukan HBM), peningkatan kepadatan> 15x dibandingkan dengan teknologi microbump (bidikan langsung melintasi Foveros Intel), dan efisiensi interkoneksi> 3x lebih baik dibandingkan microbumps. Antarmuka TSV adalah interkoneksi tembaga die-to-die langsung, yang berarti bahwa AMD menggunakan teknologi Chip-on-Wafer TSMC. Dr Su mengklaim di atas panggung bahwa fitur-fitur ini menjadikannya teknologi penumpukan chip ‘aktif-aktif’ yang paling canggih dan fleksibel di industri.

Adapun demonstrasi kinerja, AMD membandingkan sebelum dan sesudah menggunakan Gears of War 5. Di satu sisi adalah prosesor standar Ryzen 9 5900X 12-core, sementara yang lain adalah prototipe menggunakan 3D V-Cache baru yang dibangun di atas Ryzen 9 5900X . Kedua prosesor diperbaiki pada 4 GHz, dan dipasangkan dengan kartu grafis tanpa nama.

Dalam skenario ini, titik perbandingannya adalah bahwa satu prosesor memiliki cache L3 64 MB, sedangkan yang lain memiliki cache L3 192 MB. Salah satu nilai jual prosesor Ryzen 5000 adalah cache L3 yang diperluas yang tersedia untuk setiap prosesor untuk membantu kinerja gaming, dan memindahkannya hingga 96 MB per chiplet memperluas keunggulan itu lebih jauh, dengan AMD menunjukkan peningkatan FPS + 12% (184 FPS vs 206 FPS) dengan peningkatan ukuran cache pada 1080p. Selama serangkaian game, AMD mengklaim kinerja gaming rata-rata + 15%:

  • DOTA2 (Vulkan): + 18%
  • Gigi 5 (DX12): + 12%
  • Monster Hunter World (DX11): + 25%
  • League of Legends (DX11): + 4%
  • Fortnite (DX12): + 17%

Ini bukan daftar lengkap dengan cara apa pun, tetapi ini membuat bacaan yang menarik. Klaim AMD di sini adalah bahwa peningkatan + 15% mirip dengan lompatan generasi arsitektur penuh, yang secara efektif memungkinkan peningkatan langka melalui perbedaan desain filosofis. Di sini di AnandTech Kami ingin mencatat bahwa karena semakin sulit untuk menelusuri node proses baru, peningkatan desain filosofis mungkin menjadi pendorong utama kinerja masa depan.

AMD mengatakan bahwa mereka telah membuat langkah besar dengan teknologinya, dan akan memasukkannya ke dalam produksi dengan prosesor kelas atas pada akhir tahun ini. Tidak disebutkan produk apa yang akan datang, apakah itu konsumen atau perusahaan. Menyusul ini, AMD mengatakan bahwa Zen 4 akan diluncurkan pada tahun 2022.

Analisis AnandTech

Itu tidak terduga. Kami tahu bahwa AMD akan berinvestasi dalam teknologi Fabric 3D TSMC, tapi saya rasa kami tidak berharap akan secepat ini atau dengan demo pada prosesor desktop terlebih dahulu.

Dimulai dengan teknologi, ini jelas TSMC’s SoIC Chip-on-Wafer beraksi, meskipun hanya dengan dua lapisan. TSMC telah mendemonstrasikan dua belas lapisan, namun itu adalah lapisan non-aktif. Masalah dengan penumpukan silikon akan berada dalam aktivitas, dan selanjutnya termal. Kami telah melihat dengan perangkat keras bertumpuk TSV lainnya, seperti HBM, bahwa SRAM / memori / cache adalah kendaraan yang sempurna untuk ini karena tidak ditambahkan bahwa banyak untuk persyaratan termal prosesor. Sisi negatifnya adalah bahwa cache yang Anda susun di atas sedikit lebih dari sekadar cache.

Di sinilah tumpukan AMD dan Intel berbeda. Dengan menggunakan TSV daripada microbump, AMD bisa mendapatkan bandwidth yang lebih besar dan efisiensi daya dari TSV, tetapi juga menumpuk banyak chiplet jika diperlukan. TSV dapat membawa daya dan data, tetapi Anda masih harus merancang keduanya untuk pensinyalan silang. Teknologi Intel Foveros, selain juga merupakan penumpukan 3D, ia bergantung pada microbump di antara kedua chiplet tersebut. Ini lebih besar dan haus daya, tetapi memungkinkan Intel untuk menempatkan logika pada dadu bawah dan dadu atas. Elemen lainnya adalah termal – biasanya Anda ingin logika di atas die untuk mengelola termal lebih baik karena dekat dengan heatspreader / heatsink, tetapi logika bergerak lebih jauh dari substrat berarti daya harus diangkut ke die atas . Intel berharap dapat menggabungkan microbump dan TSV dalam teknologi yang akan datang, dan TSMC memiliki peta jalan yang sama untuk masa depan pelanggannya.

Beralih ke chiplet itu sendiri, diklaim bahwa chiplet cache 64 MB L3 berukuran 6mm x 6mm, atau 36 mm2, dan dibangun di atas TSMC 7nm. Fakta bahwa itu dibangun di atas TSMC 7nm akan menjadi titik kritis di sini – Anda mungkin berpikir bahwa chiplet cache mungkin lebih cocok untuk node proses yang lebih murah. Pengorbanan dalam biaya adalah daya dan area mati (hasil pada ukuran cetakan sekecil itu tidak layak dipertimbangkan). Jika AMD membuat chiplet cache ini pada TSMC 7nm, maka itu berarti Zen 3 dengan cache tambahan membutuhkan 80,7 mm2 untuk chiplet Zen 3 seperti biasa, lalu 36 mm2 lagi untuk cache, secara efektif membutuhkan 45% lebih banyak silikon per prosesor. Meskipun saat ini kami sedang kekurangan silikon, ini mungkin berpengaruh pada berapa banyak prosesor yang tersedia untuk penggunaan yang lebih luas. Ini mungkin mengapa AMD mengatakan pertama kali melihat produk ‘high-end’.

Sekarang menambahkan 64 MB cache ke chip yang sudah memiliki 32 MB cache L3 tidak semudah kelihatannya. Jika AMD secara langsung mengintegrasikannya sebagai kedekatan ke cache L3, maka kami memiliki cache L3 tingkat ganda. Mungkin mengakses 64 MB itu membutuhkan lebih banyak daya, tetapi itu memberikan bandwidth yang lebih besar. Itu akan tergantung pada beban kerja jika 32 MB biasa sudah cukup, dibandingkan dengan 64 MB tambahan yang disediakan oleh cetakan bertumpuk. Kami dapat melihat 64 MB ekstra dilihat sebagai cache L4 yang setara, namun masalahnya di sini adalah bahwa agar 64 MB tambahan itu keluar ke memori utama, itu harus melewati chiplet utama di bawahnya. Itu adalah penarikan daya tambahan yang perlu diperhatikan. Saya sangat tertarik untuk melihat bagaimana profil memori dari perspektif inti keluar dengan chiplet tambahan ini, dan bagaimana AMD mengintegrasikannya ke dalam struktur. AMD telah menyatakan bahwa ini adalah desain berbasis SRAM, jadi sayangnya itu bukan sesuatu yang mewah seperti memori persisten, yang akan menjadi etos desain yang sama sekali berbeda. Dengan tetap berpegang pada SRAM, itu berarti setidaknya itu dapat memberikan peningkatan kinerja dengan mulus.

Pada kinerja, kami telah melihat kedalaman cache L3 meningkatkan kinerja game, baik untuk game terpisah dan terintegrasi. Namun, peningkatan kedalaman cache L3 tidak banyak membantu kinerja. Ini paling baik dicontohkan dalam tinjauan kami tentang prosesor Broadwell Intel, dengan 128 MB cache L4 (~ 77 mm2 pada Intel 22nm), di mana cache tambahan hanya meningkatkan pengujian game dan kompresi / dekompresi. Menarik untuk melihat bagaimana AMD memasarkan teknologi di luar game.

Akhirnya, intersepsi ke arus utama – AMD mengatakan bahwa mereka siap untuk mulai mengintegrasikan teknologi ke dalam portofolio kelas atas dengan produksi pada akhir tahun. AMD mengatakan bahwa Zen 4 pada peluncuran 5nm adalah pada tahun 2022. Berdasarkan skala waktu sebelumnya, kami telah memperkirakan bahwa keluarga prosesor AMD berikutnya kira-kira adalah peluncuran Februari 2022. Apakah itu Zen 4, masih belum jelas pada saat ini, tetapi juga Zen 4 pada 5nm dan AMD menampilkan 3D V-Cache pada 7nm. Apakah AMD berencana untuk memonetisasi fitur ini pada 7nm, atau apakah itu mungkin menggabungkan chiplet Zen 4 5nm dengan chiplet cache 7nm 64 MB masih belum jelas. Tidak akan terlalu sulit untuk menggabungkan keduanya, namun saya menduga AMD mungkin ingin mendorong teknologi caching-nya ke produk yang lebih premium daripada desktop Ryzen. Kita mungkin melihat edisi khusus satu kali saat teknologinya meningkat pesat.

Sebagai kesimpulan, saya memiliki sejumlah pertanyaan yang ingin saya tanyakan pada AMD. Saya berharap mendapatkan beberapa jawaban, dan jika saya melakukannya, saya akan mengulang kembali dengan detailnya.